超迈光电细谈Applied Materials产品库----PVDB篇

优良的磁控和 PVD 反应腔室经过改进，对于 UBM 和 RDL 应用中使用的各种金属（如 Ti、TiW、Cu 和 NiV），可满足严格的薄膜沉积均匀性规格。

Charger 系统模组架构增强了配置灵活性，可在极短的停机时间内，将紧凑的三反应腔室配置轻松扩展为五反应腔室的大规模量产制造系统。

Endura ALPS PVD (ALPS Co & Ni)

应用材料公司的 Endura ALPS（先进低压源）Cobalt PVD（物理气相沉积）系统为高深宽比结构的栅极和接触孔应用提供简单的高性能金属硅化物解决方案。ALPS 技术将钴延伸至 90nm 技术节点以下，可提供优良的钴底部覆盖，且不会对器件造成等离子损伤，缺陷数量极少。

对于 65nm/55nm 及以下节点的逻辑和存储应用，钴的硅消耗和硅化钴/硅界面的粗糙度变得更加关键。Endura ALPS Ni PVD 系统可沉积稳定的硅化镍薄膜，使硅消耗量减少 2 倍，薄膜界面更平滑，电阻率更低。ALPS Ni 可实现 100Å 底部覆盖，不对器件造成等离子损伤，同时还能最大程度减少微粒数量。

应用材料公司的 Endura ALPS Ni PVD 系统采用单腔室 Siconi Preclean 界面处理技术，解决了硅化镍 (NiSi) 沉积前硅表面清洗准备的难题。Siconi Preclean 可提供高选择比清洗 (>20:1 SiO2:Si, >5:1 SiO2:SiN)，无需传统 HF 清洗工艺所必需的清洗与镍沉积之间的严格等候时间控制。

Endura Amber PVD

可靠及完整地用铜填充互连沟槽和通孔结构，对于微电子制造的器件可靠性非常重要。该工艺的必要步骤为沉积阻挡层（防止铜扩散至周围绝缘材料）和铜种子层[方便随后的电化学沉积（或电镀）]，使其不会出现孔洞和缝隙。

迄今为止，电离物理气相沉积 (PVD) 已能在所有电镀表面达到所需的覆盖厚度和连续性。但是，当节点小于 2xnm 时，即使采用最优化的阻挡层/种子层工艺，覆盖完好无任何凸悬，也无法控制特征深宽比来满足电镀要求。

独特的 Endura Amber PVD 系统通过成熟的集成化方法，将冷沉积工艺与高温热铜回流工艺相结合，取代了 EnCoRe II RFX 铜晶种技术，一举解决了这一难题。在 1xnm 技术节点下，超小通孔开口周围会出现铜凸悬，使得无法采用常规的 PVD 工艺达到最佳电镀所需的侧壁和种子层覆盖。

这一创新的铜晶种技术与预清洁和 EnCoRe II Ta(N) 阻挡层技术在高度真空条件下整合至 Endura 平台，在量产中可达到高的器件良率。

Endura Avenir RF PVD

对于高纵横比 Ni(Pt) 逻辑接触硅化，该系统在高压电容耦合等离子体模式下运行，可产生更高的金属电离密度，从而实现更好的底部覆盖。

随着器件尺寸缩减，特征变得更加脆弱，深宽比不断增加，使当前的 PVD（物理气相沉积）技术在填充较深的狭窄结构、避免等离子损伤方面的难度升高。使用基于 RF 的低功率等离子体可最大限度地减轻损伤风险，并取得更均匀的等离子体密度分布，从而能够实现更好的底部覆盖和更高的均匀度。

Endura Avenir 系统的 RF PVD 解决了 22nm 及以下节点的高 K / 金属栅极应用以及逻辑接触硅化物问题。

对于高 K / 金属晶体管，Avenir 系统为前栅极和后栅极集成方案提供了各种解决方案，从而使芯片制造商能够在这两种方法之间轻松转换。对于前栅极，RF PVD 技术能够实现可控的高均匀度连续薄膜沉积 (<10Å)。对于后栅极，高压力电容耦合等离子体操作可用于确保良好的底部覆盖率和最小的悬突。

对于高深宽比的 Ni(Pt) 逻辑接触硅化物，该系统在高压力电容耦合等离子体模式下运行，以便实现更高的金属电离密度和底部覆盖率。

RF PVD 硅化腔室所实现的底部覆盖率比传统的 PVD Ni(Pt) 工艺高一倍，它可以在深宽比为 5:1 的特征层底部实现大于 70% 的场厚度，并在特征层之内以及晶圆的中心到边缘之间实现一致的底部覆盖率。

在生产中久经考验的 Endura 平台可为高 K / 金属栅极和逻辑接触硅化物应用提供了独特的集成能力。对于栅极应用，它提供了全套 PVD、CVD 和 ALD 技术。对于接触层，它将 Siconi 预清洁、硅化和氮化钛覆盖工艺结合在一起。

Endura Cirrus HT CO PVD

随着集成电路及其组件继续微缩，组件之间的金属互联线和接触件的尺寸也在缩小。其中一个结果为，这些连接器中的电阻越来越高。为生产更紧凑、更快速的电子器件，必须最大限度地降低电阻，以便能够进一步地微缩。

这种更高的电阻所造成的慢化效应通常被称做阻容延迟（或 RC 延迟），并以多种方式影响着电路。除这种不良效应以外，RC 延迟还会降低通过位线从 DRAM 结构读写数据的速度。此外，更高的电阻还会引起更高的功耗，这会为移动技术带来不良的副作用。 

微缩的另一个副作用为，深宽比随着先进电路中的特征密度增加而增加。结果，以足够的底部覆盖率沉积薄膜变得越来越具挑战，而足够的覆盖率是最终器件达到适当的电气性能所必需的。DRAM 结构中尤为重要的是有源区和第一级金属互联层之间的半导体-金属界面。

Endura Cirrus HT Co PVD 系统可通过增强功能来实现所需的硅化物覆盖率，以应对缩小的接触面积和增加的深宽比所带来的挑战。相比其他来源技术，使用高频 RF 源可产生金属离子浓度更高的等离子体，该系统可在高深宽比特征层的底部实现出色的厚度和一致性。

该系统将 Siconi 硅化物预清洁与用于 DRAM 外围电路中的直接接触应用的 PVD 钴和氮化钛盖帽沉积结合在一起。

在存储设备中，欧姆接触层（半导体-金属界面）将有源区与金属布线层连接在一起。随着存储器继续微缩，节点之间的欧姆接触层面积缩小了约 70%，特征层中的深宽比增加，在特征层中必须沉积低电阻率硅化物，以形成该接触层。

以下动画阐明了欧姆接触层的概念以及 Endura Cirrus HT Co PVD 系统所产生的厚硅化物覆盖层对设备性能的有利影响。

RC 延迟举足轻重，因为这可能成为继续向下微缩逻辑和存储器设备的重大障碍，而该项技术对于提升当前的多功能、移动消费电子设备的性能至关重要。

逻辑和存储芯片中的有源器件（晶体管）均通过金属线以电气方式连接彼此或芯片的其他区域。这些导线通过不导电（绝缘）介电层彼此分离。在逻辑和存储芯片中，互联线的作用为将信号从芯片的一个区域传输到另一个区域。能尽快完成信号传输，并能最大限度地降低几何尺寸缩小所造成的信号损失，这一点对器件微缩至关重要。

Endura Cirrus HTX PVD

通过革新用于氮化钛 (TiN) 薄膜的物理气相沉积 (PVD) 技术，Endura Cirrus HTX TiN 解决了下一代设备的硬掩膜可扩展性挑战。随着芯片特征尺寸的进一步缩小，硬掩膜创新对于更复杂微小互连结构的精确图形化至关重要。借助在 PVD 领域多年的专门技术，新系统可生产能够在 10nm 以下的节点中确保图案保真度的突破性硬掩膜。

随着芯片设计的发展，芯片的特征尺寸逐渐变小、深宽比变得更高、封装越来越密集，以便生产先进的集成电路。结果，在创建电路（或互联线）时，用于定义刻蚀的和金属化的图形的材料对保持这些图形的完整性极其重要。轻微的缺陷可能造成无法适当地金属化器件，使其不可靠或无功能。

在互连线制造工艺中，氮化钛 (TiN) 一直是低 K 介电质图形化的标准硬掩膜材料。然而，在先进节点，为降低器件电容，将介电质逐渐制作得更加多孔，使其变得更脆弱，并且在叠加的 TiN 掩膜的压缩应力影响下，容易在刻蚀后变形（线路弯曲和图形坍塌）。

Endura Clover MRAM PVD

应用材料公司的 Endura Clover MRAM PVD s系统是用于磁性随机存取存储器 (MRAM) 器件大规模量产 (HVM) 的首款具有生产价值的集成材料解决方案（Integrated Materials Solution™）。 闪存基于电荷的运行特性使其面临着缩放限制；MRAM 最有望成为其替代品，因为其基于电阻的运行更具可缩放性，同时还提供了存储器半导体应具备的关键特性：非易失性、随机访问和强大的耐用性。

Endura CuBS RFX PVD

应用材料公司的 Endura CuBS（铜阻挡层/种子层）RF XT PVD 系统用于 3x/2x 及更先进节点的逻辑和存储器件应用。SIP（自离子化等离子体）EnCoRe II Ta(N) 阻挡层和 EnCoRe II RFX 铜晶种层处理室采用高电离 PVD 技术，该技术能够以最小的悬突和光滑的形态实现完全覆盖的低温薄膜沉积。

EnCoRe II Ta(N) 腔的厚度调优功能使客户能够降低阻挡层的厚度，以便将线性电阻微缩到 3x/2x 节点的水平，同时通过出色的底部和侧壁覆盖层减少电迁移和应力迁移。对于铜晶种层，EnCoRe II RF XT Cu 腔采用了创新的磁控运动、磁通量控制和高再溅射比机制，以进一步增强同形覆盖。

这些技术缓解了会降低金属空隙填充品质的问题，如晶圆边缘的线端孔隙或 CMP 处理后的缺陷。

为解决随几何尺寸缩小而日益重要的界面问题，应用材料公司提供了各种预清洁技术，以便在不影响关键尺寸或材料特性的前提下，确保界面完整性。Endura CuBS RF XT 系统采用了新型 Aktiv Preclean [腔体或工艺] 方法，该方法提供了突破性的预清洁技术，以便有效地去除聚合物残留和减少 CuO，同时保护多孔的低 k 级间介电薄膜，如Black Diamond® II。和传统的反应性预清洁方法不同的是，Aktiv Preclean 工艺不会明显改变 k 值，所以这便于向下一代低 k 介电层过渡。

应用材料公司的 Endura CuBS RF XT PVD 系统在高真空条件下依次沉积 Ta(N)/Ta 阻挡层，然后沉积铜种子层。通过在 Endura 平台上整合全系产品（包括新型 Aktiv Preclean），可确保出色的膜层附着力和无氧化物界面，同时保持 k 值完整性，以实现低通孔电阻和高器件可靠性。

Endura Impulse PCRAM PVD

应用材料公司的 Endura Impulse PVD 系统是用于相变随机存取存储器 (PCRAM) 和电阻式随机存取存储器 (ReRAM) 器件大规模量产 (HVM) 且具有生产价值的集成材料解决方案（Integrated Materials Solution™）。PCRAM 和 ReRAM 是新兴的非易失性存储器，可填补 DRAM（用于数据处理）和 NAND（用于数据存储）之间不断扩大的性价比差距。PCRAM 和 ReRAM 可以提高存储和检索的速度、用电效率和可靠性，即使在断电时也能保留软件和数据。

Endura Ioniq W PVD

随着集成电路及其组件不断微缩，组件之间的金属互联线和导线的尺寸也在缩小。由此带来的一个结果是，这些互连结构的电阻越来越高。

这种高电阻会造成慢化效应，通常称为阻容延迟（或 RC 延迟），它会降低传导速度，增加功耗，从而影响芯片性能。为了制造结构更紧凑、速度更快的电子器件，必须最大限度降低这些连接结构的电阻，使其能进一步微缩。

应用材料公司新推出的 Endura Ioniq PVD 系统是一种 Integrated Materials Solution™（集成材料解决方案），它在一个高度真空的平台上将先进的制造工艺与 CVD 技术和预处理腔室相结合，可在各种导线应用中实现纯钨（W）材料金属化。它取代了需要多台设备来完成的、具有高电阻的单一的氮化钛衬底、钨成核层和大块钨填充物，代而采用融合 CVD 大块钨填充物的单一 PVD 钨层。Ioniq PVD 腔室增强的电离功能和定向流量控制打造出极佳的均匀阶梯式覆盖纯钨膜，用作低电阻的阻隔层和衬垫层。持续的高真空环境可保持薄膜的完整性，进一步提高了金属界面的纯度和电导率。

应用材料公司的 Endura Ioniq PVD 系统将钨（W）在逻辑应用中的关键导线处的使用扩展到了 5 纳米以下，同时也为 DRAM 和 NAND 器件的低电阻连接提供了一种独特的金属化方法，有助于进一步推进器件微缩。